作为PCB与高速封装设计领域的主流工具，Cadence SPB版本的每一次迭代，都会在设计效率、量产合规、高速仿真与智能化上带来大幅提升。全新SPB 26.1版本聚焦工程师实际设计痛点，从铜皮交互、封装创建、量产DFA校验，到拓扑设计、高速结构、仿真算法等核心模块完成全方位优化升级，同时适配新一代高速协议与特种电路仿真需求。

   更新亮点   

   铜皮机制全面重构   

SPB 26.1对动态铜皮（Dynamic Fill）机制进行了关键性整合升级，将原有Smooth、Fast两种动态铜皮运行模式合并为单一Dynamic通用模式。新机制可在用户编辑设计的过程中，实时完成铜皮迭代更新，同时同步展示最终成型的铜皮效果，兼顾编辑流畅度与设计预览准确性。

版本参数面板也同步完成优化，在【Global Dynamic Shape Parameters】全局铜皮参数设置界面、以及状态栏的动态铜皮状态栏中，仅保留Dynamic与Disabled两个核心选项，同时新增【Update All】全局更新按钮，方便用户一键刷新铜皮状态。

需要注意的是，本次模式整合仅针对常规走线、铺铜的电气铜皮，阻焊Mask层的动态填充机制未做调整，依旧保留Smooth和Disabled双模式。Release Notes明确说明：复杂挖空（Void）场景下，动态铜皮仍可能出现状态过期（out of date）问题，因此在输出生产文件前，必须通过【Update All】命令完成全局铜皮刷新，规避生产风险。

   模板化封装生成，大幅简化封装设计流程   

常规非标、高密度封装设计流程繁琐，设计师需手动查阅器件规格书、核算焊盘尺寸、精准摆放引脚点位，一款数百引脚的BGA封装，往往需要耗费数小时手动绘制，人工操作极易出现数值录入错误、引脚偏移等问题，容错率极低。

SPB 26.1在Symbol Editor封装编辑器中新增高效设计捷径，在【File > New】新建菜单中，新增【Package symbol (template-based footprint)】模板化封装创建选项。该功能内置Footprint Generator封装生成器，集成数百项行业通用标准封装模板，完全贴合IPC设计规范。设计师选定对应器件模板后，即可一键生成标准化封装结构，生成的封装可直接在编辑器中进行二次精细化修改，极大缩短封装开发周期，规避人工设计误差。

   新增BGA扇出DFA装配合规检查   

高密度BGA器件的扇出设计是PCB量产的高频风险点，常规设计中，即便全局DRC校验全部通过，仍会出现扇出方式杂乱、线宽不统一、盘中孔偏移、引脚装配间距不达标等隐性问题，流入贴片生产环节后极易引发装配异常，造成设计与工厂的权责纠纷。

针对该痛点，SPB 26.1在DesignTrue DFM的DFA装配合规流程中，新增五项专属BGA器件级装配校验规则，精准覆盖高密度扇出的核心量产风险点：器件引脚装配最小间距校验、焊盘全覆盖扇出校验、扇出方式统一性校验、扇出线宽一致性校验、BGA过孔中心对位校验。

该功能支持自定义器件类型最小Pitch间距阈值，可针对不同规格BGA设置差异化装配标准，一旦出现过孔偏移、扇出不规范等问题，将主动触发DRC报错预警。需要注意的是，启用全套DFA扇出检查功能，需提前为器件绑定COMP_SUBTYPE属性，软件授权需满足Allegro X Venture（ALGX400*）及以上版本，封装设计模块需匹配Allegro X APD Layout（SIP4160*）及以上授权。

   Search搜索面板支持批量编辑，告别低效手动操作   

在批量规整器件、走线参数的场景中，例如批量调整板上百余颗0603无源器件的旋转角度、统一修正走线线宽，旧版本仅支持搜索查看，无法直接批量修改。设计师只能逐一点击编辑，或自行编写SKILL脚本适配，操作繁琐、耗时费力。

SPB 26.1对Search搜索面板进行功能迭代，实现“搜索+批量编辑”一体化能力。用户完成目标对象检索后，可直接在搜索结果列表中批量修改参数，支持器件旋转角度、走线宽度、电气属性等通用参数的批量改写，修改后画布实时同步更新。只需多选目标条目、右键执行【Edit】命令并录入统一参数，即可完成批量规整，大幅提升批量整改的设计效率。

   Topology Workbench全面接手拓扑设计   

SPB 26.1淘汰传统Signal Explorer（SigXplorer）拓扑工具，启用Topology Workbench作为电气拓扑创建、约束配置与拓扑仿真工具，完成高速设计工具的迭代更替。

新工具入口集成在约束管理器（Constraint Manager）中，用户选中对应网络或电气约束集（Electrical CSet），右键即可快速抽取拓扑结构。同时工具优化了拓扑编辑逻辑，取消了电气拓扑必须绑定理想传输线的强制限制，支持通过画布右键【Delete All Connections】一键清除原有传输线，自主重构拓扑链路，重新抽取网络时将自动生成标准传输线结构。

新增T-point分支节点符号，专门用于拓扑分支点位定义，可基于T-point节点完成各器件引脚的匹配规则映射。针对多引脚歧义、引脚复用（Pin Use）一致导致的拓扑排序异常问题，新版本支持在拓扑界面与PCB设计界面双向绑定Mapping Tag映射标签，精准修正拓扑匹配逻辑，保障高速约束配置准确性。

   高速参数化过孔结构，标准化高速换层设计   

高速信号换层过孔设计中，信号换层会同步引发回流路径切换，若回流过孔布局不合理、距离过远，会造成回流路径畸变，引发阻抗不连续、信号串扰、电磁辐射超标等高速问题，是高速PCB设计的核心难点。

SPB 26.1新增参数化高速结构设计功能，集成于【Route > Structure > Parameterized Structure】菜单栏，同时兼容单端信号与差分信号过孔结构配置。设计师可自定义回流过孔布局、焊盘进出走线形态、信号过孔禁止区域（Keepout）、结构朝向等核心参数，所有配置参数将与结构模板绑定保存。

结构布局至PCB板面后，可通过【Modify Structure】编辑模式二次修改参数，支持单结构单独调整、同类型结构批量同步更新，实现高速过孔设计的标准化、可复用化，大幅降低高速链路设计失误率。

   PSpice仿真升级   

本次版本对PSpice仿真库进行大规模扩容，安装包内置TAIYO YUDEN、Murata两大主流原厂无源器件模型，涵盖电容、电感等常用器件，新增模型数量超12000个，平台总仿真模型数量突破48000个，所有模型均可通过PSpice Search工具快速检索调用。

仿真算法层面新增电阻热噪声量子修正机制。该功能主要面向低温电路、量子计算读出电路等特种场景，需用户在噪声分析设置中手动开启，默认仿真模式沿用经典算法，不影响通用设计流程。

   其他功能优化与细节升级   

◆   3D设计工具统一迭代：彻底移除老旧3D Canvas工具，全线统一使用3DX Canvas可视化引擎；软硬结合板弯折设计整合为「Manage Bends」统一命令，适配IDX V6行业标准。

◆   MCAD导出功能整合：全新MCAD专属子菜单，集中收纳DXF、IDF、IDX、MCADX等格式的导入导出功能，规范结构设计交互流程。

◆   新增网络保护属性：新增RETAIN_NET_ON_CLINES自定义属性，临时删除引脚、过孔、铜皮等对象时，可锁定走线网络属性，避免网络错乱绑定，复制走线时自动保留原有网络信息。

◆   SI/PI仿真能力升级：Interconnect Model Extraction支持调用Clarity 3D QS引擎，可抽取RLGC格式SPICE模型，与传统S参数模型并行适配；Reflection反射分析支持.lcf链路配置文件，可实现多PCB、多封装联动的系统级反射仿真。

◆   高速协议迭代适配：Topology Workbench测量报告新增LPDDR6、HBM4高速存储协议支持；合规设计套件新增PCIe Gen7标准模板（pcie7_thru、pcie7_xt），适配128GT/s传输速率、PAM4调制模式，满足32GHz奈奎斯特频率的高频设计需求。

◆   电源仿真优化：SystemPI模块为VRM电源模块新增开关噪声、随机噪声两类噪声源，进一步贴合真实电源工作特性，提升电源仿真精度。

◆   APD封装AI工具权限说明：X AI菜单下的Advanced Substrate Router基板布线、Power/Ground电源地生成工具，APD Enterprise版本需搭配X AI令牌方可使用；Power/Ground工具在APD Layout版本需令牌授权，APD Expert、APD Professional版本可直接免费调用。

◆   系统设计优化：System Capture新增迷你导航栏、标签页窗口堆叠功能，器件可靠性参数支持配置文件复用，同时新增MCM多芯片组件系统级导入能力。

◆   SKILL脚本接口更新：新增、优化多项API函数，核心包括axlDBCheck（一键执行DB数据库校验修复）、axlEventSetStartPopup（自定义右键菜单回调事件），方便开发者定制二次开发插件。

文章素材、截图来源于Cadence