要设计出尺寸更小的电子器件，可以在多层基板或多层印刷电路板 (PCB) 中采用高密度设计，增加每层的使用率。在多层封装或多层电路板的设计和制造过程中，过孔的作用不可或缺。我们需要使用过孔或电镀过孔来实现从一层到另一层的布线。虽然也可以使用通孔或盲孔，但这两种孔占用了过多的空间，使得复杂和高密度电子器件难以布线。要解决这个问题，可以使用堆叠的过孔，即两个或两个以上的分层过孔彼此堆叠在一起。

Allegro Package Designer Plus 提供了一套全面的功能，可以轻松完成高密度复杂的封装设计。下面，我们将借助 Allegro Package Designer Plus 工具，探讨如何在高密度复杂的封装设计中使用非圆形的堆叠过孔。

01. / / 创建数据库

要想创建非圆形的堆叠过孔，首先要创建一个数据库。启动 Allegro Package Designer Plus，使用 File – New 功能创建一个新的图档，然后保存。

02. / /  设置层面

在这一步中，使用 File – Import 菜单中的 Techfile 和 Parameter 选项，导入层堆叠技术文件和参数文件。选择 Setup – Cross-section，打开 Cross-section Editor 并查看分层的层面。

03. / /  设置图档属性

选择 Edit – Properties，在 Find 过滤器中将 Find By Name 字段设置为 Drawing。在 Edit Property 对话框中，将 Pad_Shape_Touch_Connections 属性设置为 True，然后点击 OK。

注意：此时，必须选择 File – Save 保存设计。

04. / /  创建形状符号

在 Allegro Package Designer Plus 中可以轻松创建新的形状。为此，只需选择 File – New，指定图纸的名称，选择 Shape Symbol，然后点击 OK。

放大显示中心位置。选择 Add – Frectangle，在画面上绘制一个实心矩形，设置 TOP 和 BOTTOM 间距坐标。保存该符号。在 Project Directory 字段中显示的位置会创建一个新的 .dra 文件。

05. / /  修改焊盘

创建非圆形堆叠过孔的主要步骤是编辑焊盘，操作起来很简单。打开 .sip 文件，选择 Tools – Padstack – Modify Design Padstack。从 Options 选项卡中选择形状，然后点击 Edit。Padstack Editor 随即打开。在 Start 选项卡中选择 BBVia，然后以不同的名称保存该焊盘。

在 Design Layers 选项卡下，在 Regular Pad 栏中更改各层的定义，如下图所示，然后保存焊盘。

06. / /  摆放过孔

使用非圆形堆叠过孔的最后一步是在封装层中摆放和旋转过孔。

Allegro Package Designer Plus 还有哪些应用呢？

市场需要产品提供更多功能，在此推动下，厂商纷纷选择先进封装来适应复杂的设计。为了有效地设计这些复杂的封装，需要一个成熟的实现工具来处理电气和物理方面的约束。Cadence Allegro® 平台为 PCB 和复杂封装的设计和实现提供了完整、可扩展的技术。

》》布局功能

1、约束驱动的物理布局

Allegro Package Designer Plus 提供当今先进封装设计所需的全部功能。完整的在线设计规则检查 (DRC) 支持层压板、陶瓷和硅基板技术的复杂、独特要求。还支持多腔体、复杂形状以及交互式和自动引线键合。

流程管理器（Flow Manager）易于使用，可引导用户完成每项任务，并自动创建 IC 封装构件，包括导入和创建裸片、封装、布线、电镀条和回蚀刻。支持单个和多个裸片、裸片堆叠和双面裸片；使用裸片和基板向导，用户可以自由选择 ASCII 标准格式（Die Text、DEF、AIF）、裸片摘要或表格驱动的用户界面（如”text in”向导），并自动定义这些库元素。

2、复杂的基板建模和规则检查

可以根据一套完整的物理和电气设计规则（约束）验证设计的准确性。物理约束是在用户定义的技术文件中制定的物理设计准则，用于确保设计的可制造性。电气约束是信号延迟、时序和关键网络的失真规范。DesignTrue 可制造性设计检查旨在确保设计符合制造商的要求。在整个设计过程中，用户可以根据这些约束条件对设计进行动态检查，确保设计符合制造和电气规范。用户可以通过设计规则检查标记以及在基于电子表格的约束管理器中标记违规行为得到即时反馈。

Die Stack Editor可用于管理复杂的堆栈-裸片结构，包括间隔层和中介层。裸片的两边均可连接。

3、工艺技术重复使用

基板堆叠和约束信息都记录在技术文件中，可以重复用于其他类似结构的设计，进一步缩短未来设计的周期——无论是部分设计还是整个设计。基板供应商可以提供包含关键设计规则的技术文件，以便使用正确的设计方法。制造商可以在设计约束的基础上叠加他们的组装和制造要求。支持使用不同供应商的多个技术文件，确保二级供应商的可制造性

4、高密互连设计

在使用可布线的有机基板和细间距倒装芯片器件的 IC 封装设计中，高密互连（HDI）/积层技术的应用非常普遍。Allegro Package Designer Plus 提供全面的约束驱动 HDI 设计功能，并链接到自动化辅助的交互设计。链接到编辑功能的全面微过孔类规则，让设计师能够满足制造要求并实现预期的设计和生产力目标（见下图）。

约束驱动的 HDI 设计允许设计师快速实现并更新重复的复杂过孔结构（包括返回路径过孔），用于逃逸和层过渡。

5、PCB 系统级传递

Allegro Package Designer Plus 不仅弥合了硅片和封装设计之间的差距，而且还将封装和 PCB 设计衔接起来。PCB 级版图规划和布局设计所需的所有数据都可以自动生成——物理 footprint、原理图符号和器件模型。此外还包括符号（裸片或 BGA）导出，可在电子表格工具中读取。得益于这些功能，系统设计师可以节省设置时间并提高数据的准确性。

Cadence封装设计技术能够高效、灵活且可靠地实现密集的先进封装设计，深受全球众多客户的信赖。集成的信号和电源完整性分析确保了在整个设计周期内可以一并解决电气和物理挑战。使用 Cadence 集成电路封装设计技术，设计师可以满足日益紧张的工期要求，确保设计一次成功。

如果您想了解更多关于Allegro Package Designer Plus 的信息，欢迎与我们联系~

文章资料引用自Cadence