栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
快讯 I 2022 Allegro SPB 17.4/ Sigrity 版本更新


下面,将为大家简要介绍部分产品更新亮点:

01  Allegro PCB Editor---PCB 设计亮点

动态背钻:背钻信息跟随设计,实时更新。设计调整后,无需手动更新背钻信息。

微孔检查:设定激光孔相关的设计规则,确保HDI设计高质量交付。

3D Canvas:让设计者看到PCB实体,眼前展示的是组装完成的PCB。

DFM/DFA设计:不同区域设置不同的DFM/DFA规则。

Allegro Constraint Compiler:将设计指南转换为设计规则,实现规则同源,帮助设计者快速准确复用规则。


02  Allegro SystemCapture---原理图设计亮点

Symbol 设计更高效:实现跨section的操作;支持文档类symbol、异构部件创建。

原理图设计性能:同一层次下的Block顺序可调;不同section之间Pin顺序可调。

设计完整性检查:基于设计规则,可Waive DRC;用户自定义类别和规则;可增加DRC注释。

设计流程更畅通:Block内变量重用;关联Block和变量,以利于Block更新;可生成层次BOM。

PSpice集成:PSpice 仿真模拟设计;运行 PSpice 高级分析以优化电路,估算良率。

03  Sigrity Aurora 互连建模---仿真亮点

支持对未布线网络的拓扑提取及建模:支持布线前按照预拉线曼哈顿长度拓扑提取,并进行信号互连搭建,进行信号完整性仿真分析。

支持Clarity™ 3D Solver和Sigrity PowerSI® 引擎直接集成:在Aurora环境中,可以通过选择需要提取的网络调用Clarity 3D Solver和Sigrity PowerSI引擎进行S参数的仿真建模。

IR Drop直流电压降仿真支持自动剪切功能:自动剪切功能,可以加快仿真的速度,针对大型PCB的区域分析及部分电路仿真提升仿真的速度。

04  Sigrity SystemSI 系统信号---仿真亮点

新增支持MIPI-C PHY仿真及标准合规包检查:支持MIPI-C仿真与合规检查分析,支持信号链路拓扑互连及仿真,能自动生成合规性分析报告,眼图和误码率,抖动结果。

新增支持GDDR6 接口及JEDEC协议自动化分析:能够在仿真接口中直接调用GDDR6的接口标准,进行仿真结果的合规性分析检查,并支持按照JEDEC协议自动化分析来输出合规性的检查分析报告。



Cadence一直在努力推动先进节点的EDA技术,同时,Cadence公司也看到了中国用户有其特有的需求。它是众多EDA中相对比较全面也比较优秀的EDA软件。相对其它的EDA,Cadence的软件设计显得更为严谨,这也是它的优点所在。它能使工程师的工作更加快速、便捷,是目前电子产品研发领域较先进、较受欢迎的EDA软件。


同时Cadence还包含了OrCAD Capture CIS、Pspice Simulator数模混合电路仿真等等。如果您想了解更多关于Cadence软件的产品,欢迎随时与我们联系。




文章部分内容来源于Cadence楷登PCB及封装资源中心

上一篇: IC封装制程难题有解! Moldex3D打造完整设计─制造仿真平台
下一篇: 产品快讯 I Cadence利用Optimality Explorer革新系统设计,开启自动设计时代
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn 沪ICP备15013223号-1