工程师的工具包中包含多种求解器，每种求解器的精度与仿真时间各不相同。在设计流程的不同阶段，您可以灵活选用适当的求解器。三维平面或混合求解器有助于快速做出决策，例如选择合适的布线层。这些求解器快速评估并处理某一设计部分，帮助您了解电路行为的基本原理。然而，要在制造前确定 SI 和 PI 问题并完成设计签核，应采用现代全波三维提取技术。

三维有限元法（3D FEM）求解器因计算繁琐、耗时较长而备受诟病。因此，许多工程师采用 Cut-and-Stitch（切割和缝合）方法对设计进行分段，将建模任务分配给不同的核心。对于缺乏计算机辅助设计（CAD）经验的设计人员而言，这种方法风险较高，因为他们可能会切割过度，忽略重要的电磁（EM）行为，导致模型无法满足性能要求。Clarity 3D Solver 采用并行化矩阵求解器、弹性计算架构和云优化分布，突破了了传统求解器耗时过长的瓶颈。

图1：结果精度与仿真时间

    Clarity 3D FEM求解器    

图2：3D FEM 求解器工作流程示例 

Clarity 30 FEM 求解器采用细粒度自动并行计算，将网格划分与频率扫描任务拆分至多台不同配置的计算机上处理，突破单机内存限制，仿真速度提升10-20倍。其具备高度容错能力，即使部分节点中断，任务也可快速恢复，有效降低了计算资源成本。

图3：Clarity 采用并行化矩阵求解器，将通常由FEM 求解器构建的大型矩阵分布至多台机器上。

    分段法：Cut-and-Stitch 设计流程    

部分工程师仍采用Cut-and-Stitch方法，通过分割模型降低仿真内存需求。图4展示了 Sigrity中的Cut-and-Stitch 功能，即从PCB 中提取目标网络，通过缝合各分段结果，获得整个通道的性能表现。

图4：整体结构仿真与Sigrity X EM Cut-and-Stitch 设计流程的耗时对比。图片来源：Cadence.

该方法的优势在于在单台服务器上即可实现高分辨率网格剖分，从而获得更精确的结果。然而，每个分段所需的迭代优化非常耗时，且人工分段可能会忽略整体谐振条件。虽然并行化的Clarity 3D FEM 求解器能够轻松实现整体结构仿真，但对于计算资源有限的设计人员而言，Cut-and-Stitch 方法可能更合适，也适用于尚未进入签核阶段的整体结构性能评估需求。

采用混合求解器的Cut-and-Stitch 设计流程

您可基于分割后已建立的子设计，并结合全波三维和Hybrid(三维平面)求解器对其进行仿真，从而进一步优化Cut-and-Stitch 流程。这种方法能够缩短仿真时间，且只要操作得当，不会对结果的精度造成重大影响。

图5：利用混合求解器对SERDES通道集成电路封装进行的Cut-and-Stitch 仿真流程。图片来源:Cadence.

在整个设计流程中，Hybrid/三维仿真流程支持工程师执行迭代优化，以实现各工程设计团队之间的紧密协作。需要强调的是，结果的准确性取决于切割和缝合复杂设计所需的工程设计专业能力。

选择理想的提取技术

可选的提取技术包括：

●     三维平面(Hybrid)：适用于差模 S 参数的初步评估，通过分析插入损耗与回波损耗，帮助设计人员在早期掌握通道性能趋势，为后续局部三维仿真提供依据。

●     3D FEM cut-and-stitch

●     混合求解器(3D FEM + Hybrid)Cut-and-Stitch

●     整体结构的3D FEM 分析：一款签核级全波求解器，通过并行化处理 AMR 与频率扫描，突破单节点内存限制，并具备容错能力，可有效应对大规模仿真中的意外中断。

    选用合适的求解器解决问题    

Cadence 提供多种电磁分析工具，适用于电路和版图设计的整个流程。这些工具包括采用Hybrid 求解器的EMX和 AXIEM 工具、支持Cut-and-Stitch 设计流程的Sigrity工具，以及实现高度并行化全波分析的Clarity 工具。根据具体设计类型(如高速串行链路、毫米波传输线、RF 无源元件、RF 模块、天线等)，各类工具可在设计流程的不同节点发挥作用，以迭代优化性能。Clarity 3D Solver针对复杂结构进行了优化，是各类设计(无论其最终应用如何)的理想签核工具。

文章内容来源于Cadence