Cadence推出业界首款14.4Gbps LPDDR6/5X存储器IP,赋能下一代AI基础设施
Cadence宣布推出其业界首款针对14.4Gbps运行速度优化的LPDDR6/5X存储器IP系统解决方案成功流片,速度较上一代LPDDR DRAM提升高达50%。全新的Cadence LPDDR6/5X存储器IP系统解决方案是扩展AI基础设施的关键推动力,能够满足下一代AI LLMs、自主AI系统及各垂直领域高算力工作负载对存储带宽与容量的严苛需求。目前,公司已与多家领先的AI、高性能计算和数据中心客户展开合作。
这款符合JEDEC LPDDR6/5X标准的Cadence IP,由先进的PHY架构和高性能控制器组成,旨在最大化能效、性能和面积,同时支持LPDDR6和LPDDR5X DRAM协议,提供卓越的灵活性。该解决方案通过利用Cadence小芯片框架,支持原生集成到传统的单片SoC以及多芯片系统架构中,实现异构小芯片集成。该小芯片框架(包含前代LPDDR解决方案)已于2024年成功流片。
"数据中心从HPC计算虚拟化演进到大规模AI训练和推理,推动了对AI基础设施的巨大建设需求,而通过内存接口进行高效数据移动的设计变得前所未有的关键。LPDDR6已成为加速计算的关键推动者,提供了高效执行AI推理所需的速度、带宽、功耗特性和容量,"Cadence公司Silicon Solutions Group高级副总裁兼总经理Boyd Phelps表示,"凭借此次流片成功,Cadence通过提供业界首款以针对客户应用优化的集成子系统形式交付的LPDDR6实现方案,延续了我们在存储器IP领域的领导传统。"

完整的PHY和控制器存储系统采用了全新的高性能、可扩展且适应性强的架构,该架构基于Cadence已获验证且非常成功的DDR5 12.8Gbps、LPDDR5X 10.7Gbps和GDDR7-36G产品线。这是Cadence全新LPDDR6 IP产品线的首款产品,支持LPDDR6和LPDDR5X标准,包括LPDDR5X CAMM2。
这款先进的LPDDR6/5X存储器IP系统解决方案适用于AI、移动设备、消费电子、企业HPC和云数据中心市场,为具有不同性能、容量和成本目标的终端产品提供了最大的灵活性,确保了长期的生产运行。LPDDR6/5X PHY可根据不同的封装和系统拓扑进行定制,并可作为即用型固化宏提供。这确保了快速可靠的集成,从而实现快速上市。

Cadence LPDDR6/5X系统解决方案示例
Cadence LPDDR6/5X控制器包含一整套存储器接口的行业标准和先进特性,例如支持Arm® AMBA® AXI总线。该存储控制器以软RTL宏的形式提供,以便在特性、功耗、面积和性能方面实现最大灵活性。
Cadence LPDDR6解决方案包含LPDDR6存储器模型,使工程师能够执行全面验证,确保片上系统设计符合最新的JEDEC接口标准,从而加速他们对这项新技术的放心采用。LPDDR6存储器模型包含完整的协议检查集、功能覆盖率和验证计划。
这款新的LPDDR6/5X IP现已可供客户合作使用,是Cadence全面的存储器IP系统解决方案家族的最新成员,该家族还包括DDR、GDDR和HBM。Cadence存储器IP采用公司业界领先的模拟/混合信号设计工具打造。当与Cadence基于UCIe™的小芯片框架结合时,新的LPDDR6/5X IP和Cadence其他领先的存储及接口IP可提供一个优化的解决方案,实现快速的小芯片实现。


Cadence与AVCC携手推进面向自动驾驶汽车的物理AI创新
Cadence已正式加入自动驾驶汽车计算联盟(AVCC),旨在与行业领导者合作定义下一代自动驾驶系统的高性能计算与安全解决方案,标志着其在推动物理AI时代自动驾驶技术方面迈出关键一步。
通过参与AVCC,Cadence将助力制定满足自动驾驶实时图像处理需求的高性能系统架构与安全标准,彰显其通过创新解决方案确保自动驾驶技术安全、可靠与高效的承诺。

推动计算与安全标准
汽车SoC开发面临独特挑战,需建立通用小芯片(Chiplet)分区标准以实现产业链协作,并解决小芯片(Chiplet)间功能安全的互操作性要求。Cadence将在AVCC内主导制定涵盖实时处理与安全协议的性能基准,应对网络安全、系统可靠性等关键挑战,推动行业互操作标准建设。
引领芯粒技术创新
Cadence将凭借其模块化小芯片(Chiplet)专长,为AVCC提供可扩展的芯片架构,助力实现自动驾驶系统的高效升级与成本优化。其基于Arm的系统小芯片(Chiplet)已实现成功流片,展示了在ADAS、机器人等领域的创新实力。
Cadence副总裁David Glasco表示:“Cadence致力于通过解决性能、安全性和互操作性方面的关键挑战,推动自动驾驶汽车技术的下一波物理AI创新。我们与AVCC的合作强化了我们的使命,即提供改变自动驾驶格局的前沿解决方案。”
AVCC副总裁Sarah LaLiberte表示:“AVCC非常高兴欢迎Cadence成为成员。他们在高性能计算、芯粒架构和功能安全方面的专长,与我们推动自动驾驶汽车技术创新的使命完美契合。协作是解决行业最复杂挑战的关键,Cadence在硅设计和系统集成领域的领导地位,将有助于加速为下一代自动驾驶系统开发可扩展、可互操作且安全驱动的解决方案。”

迈向物理AI时代,Cadence正以“Chiplet”架构与高速存储IP双轮驱动,从AI基础设施到自动驾驶系统,构建起支撑智能算力未来的硬件基石,加速全行业迈向可靠、高效的下一代智能系统。
文章内容来源于Cadence