banner
Physical AI Allegro X OrCAD  X PSpice 25.1 优势及重点功能 PTC发布Creo 12..0,带来更为强大的创成式设计和仿真设计功能
栏目分类
联系我们
Service
电话 13501741707
传真 021-24206350
QQ 1437016437  /  1420910
微信
 
高速数字(HSD) PCB 信号完整性分析:SI与PI的核心挑战与设计要点

高速数字(HSD)系统运行时需严格控制时序预算,PCB布局至关重要。信号失真源于信号完整性(SI)问题,包括阻抗失配导致的反射、串扰及返回路径不当。此外,SI设计还涉及电源完整性(PI)分析,如接地反弹等挑战。


如果两条走线之间存在寄生效应,就会形成互容和互感。当这种相互耦合属于非预期的寄生效应时,就会通过串扰将噪声引入原本正常的信号线路。


SI与PI问题在HSD设计中具体如何体现?以下从阻抗失配、串扰、偏斜、地弹四个维度展开说明。


>>      阻抗失配:信号反射的根源    

在HSD设计中,走线相当于传输线。任何横截面积的变化——线宽突变、尖锐弯折、过孔stub——都会引起特性阻抗变化,导致信号反射与能量损耗。参考平面必须保持连续,分割地平面或返回路径不连续都会引发阻抗波动。


解决方案:保持走线几何形状一致,优先使用盲孔、埋孔或微孔以减少stub效应,布线完成后必须进行阻抗分析。


Allegro X Design Platform中的Sigrity X Aurora模块提供阻抗分析筛查功能,无需信号完整性模型即可快速扫描设计,通过颜色编码方案直观标注信号反射量,帮助设计人员快速定位阻抗不连续点。


>>      串扰:相邻走线的隐形干扰   

串扰是相邻走线之间通过寄生互容(Cm)和互感(Lm)产生的电磁耦合,会加剧抖动、推高误码率(BER)。

串扰分为两类:

●  近端串扰(NEXT):出现在受害线的驱动端

●  远端串扰(FEXT):出现在受害线的接收端


两组差分信号中,攻击线在受害走线上产生的NEXT 和 FEXT

解决方案:

●  加大高速走线间距(经验法则:间距 ≥ 3倍线宽)

●  缩小走线与参考平面的距离

●  采用屏蔽结构(接地覆铜或过孔栅栏)


Allegro X Design Platform中的Sigrity X Aurora模块提供耦合分析筛查功能,可快速扫描设计中信号之间的过度耦合情况,识别受扰网络和干扰源网络,并以图形、表格和曲线形式呈现全局分析结果。其串扰分析功能支持使用默认或特定I/O模型,识别受害网络及单个/最差情况下的攻击网络。


>>      偏斜:差分对的时间差陷阱   

差分信号依赖D+和D-两条走线的严格匹配。如果两者电气长度不一致,就会产生对内偏斜,导致部分差模信号转化为共模噪声,引发EMI和SI问题。


通道内每个差分信号的走线长度匹配对SI至关重要

电气长度由机械长度和介质介电常数共同决定:


以USB SuperSpeed为例,对内偏斜要求小于15ps,对应FR4上不到100mil的走线长度差异。


布线建议:先布距离最远的接收器引脚,再匹配第二条走线;避免尖角和弯曲,减少阻抗突变导致的时延误差。


Allegro X Design Platform内置约束管理系统(Allegro X Constraint Manager),支持设置完整的电气约束规则,包括对内偏斜容差、走线长度匹配和飞行时间限制。在PCB Editor中布线时,动态图形化提示可实时反馈高速约束状态,辅助设计人员快速完成等长调整。


>>      地弹(同步开关噪声,SSN)   

某些SI问题并非源于布局,而是器件的寄生参数。电源分配网络(PDN)中包含大量I/O驱动器,每个都有寄生电感。

当多个I/O同时从逻辑0切换到1时,寄生电感阻碍电流瞬时变化,导致电源线和地线出现电压波动,引发电源轨振铃。当信号恢复到低电压时,地电平“反弹”,可能被误判为高电平,造成双重触发——这就是地弹或SSN。


过冲和欠冲是高速设计中可能出现的潜在信号完整性问题


SSN会引发电压波动、时序抖动、信号失真等一系列PI和SI问题。这些影响只有在布线完成后才会显现,因此SI/PI工程师必须进行仿真分析。


解决方案:

●  在电源平面与地平面之间配置适量去耦电容

●  关注两个关键因素:有效去耦半径和电容的最佳频段


Cadence软件实现:

●  Sigrity X Advanced SI模块可同时评估同步开关输出(SSO)等SI效应,支持兼顾电源影响的信号完整性分析

●  Sigrity X PowerSI模块可提取频率相关的S参数、Z参数和Y参数,用于后续时域SSN仿真

●  Sigrity X OptimizePI模块提供去耦电容优化功能,可有效消除PCB和IC封装中的去耦电容过度设计


>>      结语   

HSD设计推动了数据传输速率进入Gbps甚至更高时代,也让SI和PI问题从“隐性”变为“致命”。阻抗失配、串扰、偏斜、地弹——每一个细节在高速下都会被放大。


面对日益严苛的信号完整性与电源完整性挑战,单靠人工经验已难以应对。借助专业的EDA工具,工程师可以在设计早期发现并解决潜在问题。Cadence Allegro X Design Platform提供了全面的SI分析能力

●  阻抗分析工具:可筛选目标网络并通过颜色编码标注信号反射量;

●  返回路径分析工具:可验证参考平面的连续性;

●  耦合分析功能:能识别攻击线与受害线,帮助非SI专家用户快速定位串扰问题。


对于更深层次的PI分析,Cadence Sigrity X Platform能够对PDN进行压降分析,评估去耦电容布局的有效性,并精准仿真地弹等SSN效应,确保电源分配网络为高速信号提供稳定的参考基准。


信号完整性(SI)与电源完整性(PI),不是玄学,而是工程。越早介入,借助正确的工具,风险就越低。


示波器眼图显示包括 ISI 在内的严重抖动






文章素材来源于Cadence

上一页: 芯片封装解决方案 IC Packaging
下一页: 汽车板级 SI/PI/EMC 联合签核全栈方案