|
新增的、 易于使用的测试设计 (DFT) 软件将帮助您在设计初期找到并修复常见的设计错误。物理访问板子上诸如BGA这类芯片的管脚是几乎不可能的，因此，通过JTAG确保这些器件的可测性就至关重要。未能这样做可能导致电路板重新开发和项目延迟而产生的高昂成本。
XJTAG DFT Assistant通过与OrCAD Capturer的深度整合，以帮助工程师验证 JTAG 链路的正确连通性。
• 免费提供给 OrCAD Capture用户 (17.2 版本及以上)
• 在硬件产品生产之前获取JTAG链路上的错误
• 利用边界扫描能力提高可测试性
 
XJTAG链路检查器
此功能可以识别 JTAG 扫描链路中的常见错误，比如测试访问端口 (TAP)连接和终端的错误信号。一个错误的连接可能导致整个扫描链路无法工作。XJTAG 链路检查器可以在电路设计时，发现连接错误，并实时报告错误问题，让开发人员可以在上件前就纠正这些错误，并避免重新制板。
XJTAG Access查看器
把整个边界扫描链路在原理图上显示出来，用户实时看到哪些器件在链路中用于JTAG测试，那些不是。
同时还能通过这个看到在哪些地方可以提高测试覆盖率，让PCB主板测试更容易，使产品缩短生产时间，更快地推上市场。
| 
